Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10495/7753
Título : Static and dynamic task mapping onto network on chip multiprocessors
Otros títulos : Mapeo estático y dinámico de tareas en sistemas multiprocesador, basados en redes en circuito integrado
Autor : Bolaños Martínez, Freddy
Aedo Cobo, José Edinson
Rivera Vélez, Fredy Alexander
Palabras clave : Redes en circuito integrado (NoC)
Mapeo
Sistemas integrados
Multiprocesadores
Fecha de publicación : 2014
Editorial : Universidad Nacional de Colombia, Facultad de Minas
Citación : Bolaños, F., Aedo, J.E., & Rivera, F. (2014). Static and dynamic task mapping onto network on chip multiprocessors. DYNA, 81 (185), 28-35
Resumen : Due to its scalability and flexibility, Network-on-Chip (NoC) is a growing and promising communication paradigm for Multiprocessor System-on-Chip (MPSoC) design. As the manufacturing process scales down to the deep submicron domain and the complexity of the system increases, fault-tolerant design strategies are gaining increased relevance. This paper exhibits the use of a Population-Based Incremental Learning (PBIL) algorithm aimed at finding the best mapping solutions at design time, as well as to finding the optimal remapping solution, in presence of single-node failures on the NoC. The optimization objectives in both cases are the application completion time and the network's peak bandwidth. A deterministic XY routing algorithm was used in order to simulate the traffic conditions in the network which has a 2D mesh topology. Obtained results are promising. The proposed algorithm exhibits a better performance, when compared with other reported approaches, as the problem size increases.
Descripción : Las redes en circuito integrado (NoC) representan un importante paradigma de uso creciente para los sistemas multiprocesador en circuito integrado (MPSoC), debido a su flexibilidad y escalabilidad. Las estrategias de tolerancia a fallos han venido adquiriendo importancia, a medida que los procesos de manufactura incursionan en dimensiones por debajo del micrómetro y la complejidad de los diseños aumenta. Este artículo describe un algoritmo de aprendizaje incremental basado en población (PBIL), orientado a optimizar el proceso de mapeo en tiempo de diseño, así como a encontrar soluciones de mapeo óptimas en tiempo de ejecución, para hacer frente a fallos de único nodo en la red. En ambos casos, los objetivos de optimización corresponden al tiempo de ejecución de las aplicaciones y al ancho de banda pico que aparece en la red. Las simulaciones se basaron en un algoritmo de ruteo XY determinístico, operando sobre una topología de malla 2D para la NoC. Los resultados obtenidos son prometedores. El algoritmo propuesto exhibe un desempeño superior a otras técnicas reportadas cuando el tamaño del problema aumenta.
URI : http://hdl.handle.net/10495/7753
ISSN : 00127353
23462183 E
10.15446/dyna
Aparece en las colecciones: CIA (Centro de Investigaciones Ambientales y de Ingeniería)

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
BolanosFreddy_2014_StaticDynamicTask.pdfArtículo de Revista1,02 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons

 


Gestión de T.I. /Sistema de Bibliotecas / Universidad de Antioquia / Cl. 67 Nº 53 - 108 - Bloque 8 Conmutador: 219 51 51- 219 51 40 comunicacionessistemadebibliotecas@udea.edu.co Medellín - Colombia